Digital electronic systems

Enseignants

Andraud Martin;

Langue
d'enseignement

Anglais
> Facilités pour suivre le cours en français

Thèmes abordés

Circuits logiques combinatoires et séquentiels. Blocs logiques (ALU, registres, ...). Langage de conception et de simulation à haut niveau Verilog. Microarchitecture d'un processeur RISC 32-bit (microarchitecture à un cycle, à multicylce et à pipeline). Architecture d'un microcontrôleur et des principaux périphériques.

Acquis
d'apprentissage

A la fin de cette unité d’enseignement, l’étudiant est capable de :

Eu égard au référentiel AA du programme « Master ingénieur civil électriciens», ce cours contribue au développement, à l'acquisition et à l'évaluation des acquis d'apprentissage suivants : AA1.1, AA1.2 AA2.1, AA2.2, AA2.3, AA2.4 AA5.3 AA6.1 A l'issue de cet enseignement, les étudiants seront en mesure de : comprendre le fonctionnement des circuits digitaux (circuits combinatoires, circuits séquentiels); comprendre l'architecture des circuits programmables (FPGA); simuler et synthétiser des circuits digitaux dans un langage tel que le Verilog ou le VHDL; appréhender l'architecture d'un processeur RISC; utiliser et programmer un microcontrôleur; comprendre et mettre en oeuvre un système électronique digital.

Contenu

• Logique combinatoire
• Logique séquentielle
• Techniques de design de circuits numériques
• Langage de simulation et de synthèse Verilog
• Principaux circuits logiques : circuits arithmétiques, mémoires, circuits programmables
• Architecture et microarchitecture de processeurs
• Les mémoires (caches, ...)
• Périphériques et les principaux systèmes de communications
• Intégration d'un système processeur + accélérateur dédié

Méthodes d'enseignement

• Le cours est divisé en 4 parties principales, avec un projet sur la durée totale du cours: 
  • PARTIE 1: concepts de la conception numérique et introduction aux outils de design. Choix du projet. 
  • PARTIE 2: architectures de processeurs basiques. Conception de la première version de votre accélérateur pour le projet.
  • PARTIE 3: architectures de processeurs avancées. Conception et simulations de processeur en hardware. 
  • PARTIE 4: ouverture (soutenabilité des processeurs). Finalisation du projet (intégration et optimisation d'un processeur avec son accélérateur dédié)

Pour chaque partie, le cours se compse de sessions de cours pour introduire les concepts principaux. Ces sessions doivent être complétées par du travail personnel, à partir du syllabus ou du livre de référence. Pour complémenter les connaissances théoriques, des séances de travaux pratiques sont organisées pour être familier avec les outils et méthodes de conception et la simulation de processeurs métriels. En parralèle, des groupes de deux étudiants effectuent un projet de conception et d'optimisation d'un système électronique jumérique, qui dure presque l'entièreté du cours. Les étapes du projet sont conçues pour être réalisées en parallèle des concepts de cours correspondants pour faciliter l'organisation de votre temps de travail. DUrant le cours, des sessions de consultances individuelles sont organisées pour permettre de poser des questions sur le probèmes spécifiques rencontrés dans le projet

Modes d'évaluation
des acquis des étudiants

L'évaluation du cours est basé sur trois activités complémentaires, qui valent 60 points au total: 

• Une évaluation intermédiaire (30 points) à la mi-quadrimestre, contenant:
  • Une partie théorique (sur papier)  - 15 points
  • Une partie pratique (sur ordinateur) - 15 points
• L'évaluation du projet (30 points), qui se compose de:
  • Un petit rapport de projet intermédiare (à remettre avant la smart week) - 5 points
  • Un rapport de projet final avec le code correspondant (à remettre la dernière semaine de cours) - 10 points
  • Une présentation de projet finale (organisée durant la session de Janvier) - 15 points

Si le cours n'est pas validé totalement en Janvier, une seconde session est organisée en Août. Dans cette seconde session, les étudiants ne repassent que les activités non réussies lors de la session de Janvier (les activités réussies en Janvier sont considérées comme validées). Par exemple, si un(e) étudiant(e) obtient 8/15 à l'évaluation théorique, 15/30 au projet et 2/15 à l'évaluation pratique en ratant le cours, alors la partie théorique et le projet sont considérés comme valide, et il sera possible d'augmenter sa note générale au cours en repassant uniquement la partie pratique en seconde session. 
Il doit être noté que si l'étudiant(e) et le professeur s'accorde par Email, l'examen de seconde session peut se dérouler partiellement ou totalement à l'oral. 

Autres infos

Néant

Ressources
en ligne

Moodle
http://moodleucl.uclouvain.be/enrol/index.php?id=4

Bibliographie

Digital Design and Computer Architecture - David Money Harris @ Sarah L. Harris - 2007, Elsevier

Faculté ou entité
en charge

> ELEC